반도체설계산업기사 | 80문제 | 인쇄 미리보기
돌아가기

반도체설계산업기사

반도체설계산업기사 2018년 총 80문제
수험번호
성 명
1. 빛을 받으면 전자와 정공 쌍생성을 통해 전류를 발생하는 다이오드는?
① 스위칭 다이오드(Switching Diode)
② 정류 다이오드(Rectification Diode)
③ 광 다이오드(Photo Diode)
④ 발광 다이오드(Light emitting Diode)

2. P형 기판을 갖는 MOS 용량 구조에서 게이트 금속 극판의 전압 VGS가 기판 전압 VBS 보다 큰 경우 VGS가 증가함에 따라 전계가 증가함으로써 실리콘 경계면에 전자가 모여 형성된 층은?
① 축적층(accumulation layer)
② 공핍층(depletion layer)
③ 반전층(inversion layer)
④ 차단층(cut-off layer)

3. 접합형 전계효과 트랜지스터(JFET: Junction Field Effect Transistor)의 동작은?
① 소수 운반자의 흐름에 의한다.
② 재결합에 의한다.
③ 부성 저항에 의한다.
④ 다수 운반자의 흐름에 의한다.

4. 원소 주기율표에서 반도체 재료로 사용하지 않는 족은?
① Ⅰ족
② Ⅲ 족
③ Ⅳ 족
④ Ⅴ 족

5. PN 접합 다이오드에서 역방향 바이어스 전압이 인가되었을 때 나타나는 현상과 관련이 없는 것은?
① 터널 효과(Tunnel effect)
② 눈사태 항복 효과(Avalanche breakdown effect)
③ 제너 항복 효과(Zener breakdown effect)
④ 홀 효과(Hall effect)

6. PN접합 다이오드에서 바이어스의 인가방법에 따른 전위장벽은?
① 순방향 바이어스때가 역방향 바이어스 때보다 높다.
② 역방향 바이어스때가 순뱡향 바이어스 때보다 높다.
③ 순방향 바이어스때와 역방향 바이어스때가 같다.
④ 순방향 바이어스때와 역방향 바이어스때는 비교할 수 없다.

7. FET의 차단 주파수에 영향을 주는 요소가 아닌 것은?
① 채널 길이
② 채널 폭
③ 반도체 캐리어 밀도
④ 이동도

8. 다음 중 전도대역의 전자와 가전자대역의 정공이 가전자상태에 있는 전자가 전도대역으로 천이되었을 때 발생되는 현상은?
① 전자 생성
② 정공 생성
③ 전자-정공 쌍생성
④ 전자-정공 재결합

9. 평형 상태의 PN 접합에서 내부 전위장벽은?

10. P형 반도체의 정공이 1m3 당 4.4×1020[m-3]일 때, 반도체의 도전율은 얼마인가? (단, 정공의 이동도는 0.17[m2/V·s]이다.)
① 1.197[Ω-1m-1]
② 11.97[Ω-1m-1]
③ 119.7[Ω-1m-1]
④ 1197[Ω-1m-1]

11. Si의 물리적 성질 중 해당되지 않는 것은?
① 원자번호: 14
② 격자 상수(A) 2.35
③ 녹는 온도 : 약 1420 °C
④ 원자 질량 : 28.0855[g/mol]

12. 반도체의 전기 전도도에 영향을 미치지 않는 것은?
① 물질의 광학적인 여기 상태
② 물질의 온도 변화
③ 물질의 불순물 함량
④ 물질의 질량

13. 컬렉터의 역바이어스를 계속해서 증가시키면 컬렉터 접합의 공간전하층이 베이스 영역 안으로 깊숙이 퍼져가며 마지막에는 이미터 접합의 공간 전하층과 닿게 되어 베이스 중성영역이 없어지는 현상은?
① 열 폭주 현상
② 절연파괴 현상
③ 래치-업(latch-up) 현상
④ 펀치-쓰루(punch-through) 현상

14. nMOS FET에서 게이트 전압을 높이면 드레인과 소스 사이에 전류 ID가 흐르기 시작한다. 이 시점의 게이트 전압을 무엇이라고 하는가?
① 문턱전압
② 바이어스전압
③ 포화전압
④ 항복전압

15. 전력 소자로서 쓰이는 정류기의 필요조건이 아닌 것은?
① 순방향 전압 강하가 작을 것
② 내열성이 낮을 것
③ 방열 특성이 좋을 것
④ 역내압 전압이 높고, 역방향 전류가 작을 것

16. 화합물 반도체 재료가 아닌 것은?
① GaAs
② Ge
③ SiC
④ GaN

17. 다음 반도체의 종류에 따른 다수캐리어와 소수캐리어에 관한 내용 중 옳은 것은?
① n형 반도체의 소수캐리어는 전자이다.
② p형 반도체의 소수캐리어는 정공이다.
③ n형 반도체의 다수캐리어는 전자이다.
④ p형 반도체의 다수캐리어는 전자이다.

18. 쌍극성 접합 트랜지스터의 바람직한 조건이 아닌 것은?
① 이미터 영역의 캐리어 밀도를 낮게 해야 한다.
② 컬렉터 영역의 캐리어 밀도를 낮게 해야 한다.
③ 베이스 영역의 고유저항은 이미터 영역의 고유저항보다 훨씬 커야 한다.
④ 증폭기 동작을 위해서는 이미터-베이스 접합은 순방향 바이어스를 인가한다.

19. PN 접합에서 공핍층의 두께는 역방향 바이어스전압(Vr)에 어떤 관계가 있는가?
① √Vr에 비례
② √Vr에 반비례
③ v2r에 비례
④ v2r에 반비례

20. NPN 바이폴라 트랜지스터의 3가지 영역을 불순물의 도핑 농도 크기가 큰 순서대로 나열한 것은?
① 이미터 > 베이스 > 컬렉터
② 이미터 > 컬렉터 > 베이스
③ 컬렉터 > 이미터 > 베이스
④ 컬렉터 > 베이스 > 이미터

21. 1mH의 인덕터에 전압 1V, 주파수 1kHz의 신호를 인가할 경우 리액턴스 값은?
① 1[Ω]
② 1[H]
③ 2π[Ω]
④ 2π[H]

22. LED 세그먼트의 활용법으로 옳은 것은?
① 공통 애노드(Common Anode) 끝단에 전원을 연결한다.
② 공통 애노드(Common Anode) 끝단에 접지을 연결한다.
③ 공통 애노드(Common Anode) 세그먼트의 캐소드 단자를 각각 전원을 연결한다.
④ 공통 애노드(Common Anode) 세그먼트의 캐소드 단자를 각각 접지에 연결한다.

23. 부귀환 증폭기의 일반적인 특징에 대한 설명으로 틀린 것은?
① 왜곡의 감소
② 잡음의 감소
③ 대역폭의 증가
④ 안정도의 감소

24. 이상적인 연산증폭기(OP-AMP)의 특징으로 틀린 것은?
① 입력 임피던스는 무한대(∞) 이다.
② 입력은 반전과 비반전 단자로 구분할 수 있다.
③ 전압이득은 무한대(∞) 이다.
④ 출력 임피던스는 무한대(∞) 이다.

25. 5V 직류전압원에 저항(R) 30Ω과 LED가 직렬로 연결된 회로에서 LED에서 소모되는 전력은? (단, LED의 전압강하는 1.4V 이다.)
① 124mW
② 168mW
③ 432mW
④ 600mW

26. 그림과 같이 1kΩ저항과 다이오드의 직렬회로에서 전압(VO)의 크기는 약 몇 V 인가?
② 0.1
③ 0.7
④ 5

27. 다음 회로에서 전압 이득이 –100이 되기 위한 R2값은 얼마인가?
① 2.2kΩ
② 110kΩ
③ 220kΩ
④ 440kΩ

28. 다이오드에 관한설명으로 옳지 않은 것은?
① 다이오드는 역바이어스와 순바이어스로 동작한다.
② 다이오드는 이상적인 스위치로 볼 수 있다.
③ 다이오드는 역 항복에서 동작해서는 아니된다.
④ 항복전압은 장벽전위보다 낮다.

29. 다음 회로에 Vi = Vmsinωt 의 파형을 인가하였을 때 출력 파형에 해당되는 회로는? (단, Vm은 3V 보다 크다.)
① 양단 클리퍼 회로
② 톱니파 발생 회로
③ 정현파 발생 회로
④ AND 게이트 회로

30. AM 변조에서 반송파의 전력이 500mW, 변조도가 60%일 때, 피변조파의 전력은 몇 mW 인가?
① 180
② 300
③ 590
④ 900

31. 귀환 발진기의 발진조건에 대한 설명 중 틀린 것은? (단, A는 증폭도, β는 귀환량이다.)
① 정귀환을 이용한다.
② A의 위상 변화는 180°이다.
③ β의 위상 변화는 0°이다.
④ 귀환이득 Aβ=1이며, 위상 변화는 0°이다.

32. 일반적인 펄스 파형의 구간별 명칭에 관한 설명 중 옳은 것은?
① 지연시간: 목표량에 0~40[%]까지 접근하는 시간
② 정정시간: 목표량에 ±3[%]까지 접근하는 시간
③ 상승시간: 목표량에 10~90[%]까지 접근하는 시간
④ 하강시간: 목표량에 10~90[%]까지 하강하는 시간

33. n형 반도체를 만들기 위하여 사용하는 불순물은?
① 인(P)
② 알루미늄(Al)
③ 인듐(In)
④ 갈륨(Ga)

34. 다음 같은 회로에서 RL에 100mA의 전류가 흐를 때 RL의 값은? (단, Vi=5V, R1=47k, R2=470kΩ이다.)
① 5Ω
② 50Ω
③ 500Ω
④ 5kΩ

35. 연산증폭기에 대한 설명 중 옳은 것은?
① 정귀환 회로를 추가한 고이득 직결증폭기를 말하며, 병렬 증폭기를 이용한다.
② IC화된 연산증폭기는 신뢰도, 안정도가 떨어지지만 저가, 회로의 소형화 등의 장점을 가진다.
③ 이상적 연산증폭기인 경우 대역폭은 ∞를 갖는다.
④ 가상 접지는 실제 물리적 접지와 전기적 특성이 동일하다.

36. 신호의 일그러짐이 가장 적고 안정한 증폭기는?
① A급
② B급
③ C급
④ AB급

37. 그림과 같은 회로를 여파기로 사용하면 주파수 특성은?
① 고역통과특성
② 저역통과특성
③ 대역통과특성
④ 대역저지특성

38. 트랜지스터에서 β는 다음 중 어느 조건에서 결정할 수 있겠는가?
① IE가 일정할 때 VCB와 IB의 변화
② IE가 일정할 때 IC와 IB의 변화
③ VCE가 일정할 때 VCB와 IB의 변화
④ VCE가 일정할 때 IC와 IB의 변화

39. 트랜지스터를 증폭기로 사용할 때의 동작영역으로 옳은 것은?
① 차단영역
② 포화영역
③ 활성영역
④ 비포화영역

40. 정류 전원의 구성 중 정류기 회로와 필터 사이에 나타나는 파형의 형태는? (단, 입력전압은 사인파 교류전압이라 가정한다.)

41. 다음 회로가 나타내는 기능은?
① 가산기
② 감산기
③ 비교기
④ 디코더

42. 0 과 1의 조합에 의하여 어떠한 기호라도 표현될수 있도로 부호화를 행하는 회로를 무엇이라고 하는가?
① Encoder
② Decoder
③ Comparator
④ Detector

43. 다음은 전가산기의 진리표 일부이다. A, B, C, D의 값은? (단, Z는 밑의 자리에서 올라오는 캐리(carry)이며, 출력 중 C는 다음 자리로 올라가는 캐리이다.)
① A=0, B=1, C=0, D=1
② A=1, B=1, C=1, D=0
③ A=1, B=1, C=0, D=1
④ A=1, B=0, C=1, D=1

44. 읽기 전용의 기억장치는?
① Mask Rom
② RAM
③ HDD
④ SSD

45. 1비트 단위의 2진수 정보를 저장(기억)할 수 있는 2진 셀(cell)을 무엇이라 하는가?
① RAM
② RO
③ 플립플롭
④ 멀티플렉서

46. JK 플립플롬을 다음 그림과 같이 연결했을 때 같은 기능을 수행하는 것은?
① D 멀티플렉서
② RS 멀티플렉서
③ T 멀티플렉서
④ 래치(latch)

47. 기억장치에 관한 설명 중 가장 옳지 않은 것은?
① 프로그램이나 데이터를 저장하는 곳을 기억장치라 한다.
② 기억장치를 기능상 크게 주기기억장치와 입 · 출력 장치로 분류한다.
③ 주기억장치는 전자계산기 중앙처리장치와 직접 연결되어 있다.
④ 보조기억장치의 종류에는 자기저장장치(HDD, 폴로피디스크)와 반도체저장장치(SSD, 플래시 메모리)가 있다.

48. BCD 코드에 3을 더하여 변형시킨 코드로 10진수에 대한 보수를 자체에 포함하고 있어 자기보수 코드로 이용되는 코드는?
① BCD 코드
② 그레이 코드
③ 3초과 코드
④ 5421 코드

49. 다음 회로도의 A 값이 0011이고, B 값이 1000일 때 출력 Y는?
① 1100
② 0011
③ 1011
④ 1101

50. 다음 회로 중 조합논리회로가 아닌 것은?
① 디코더
② 멀티플렉서
③ 가산기
④ 카운터

51. 10진수 0.6875를 2진수로 변환할 때 옳은 것은?
① 0.1010
② 0.1101
③ 0.1011
④ 0.1111

52. n단으로 구성된 일반 카운터는 2n개의 모드를 갖는데 반해, n단으로 구성된 시프트 카운터는 몇 개의 모드를 갖는가?
① n
② n+1
③ 2n
④ 3n

53. 3개의 입력과 2개의 출력을 가지는 회로이며 앞 디지트에 빌려준 1을 고려하여 뺄셈을 수행하는 것은?
① 디코더
② 인코더
③ 반감산기
④ 전감산기

54. 판독/기록 메모리에 데이터를 넣는 동작으로 옳은 것은?
① 읽기(read)
② 제어(control)
③ 기록(write)
④ 인출(fetch)

55. 순서논리회로를 설계하려 할 때 그 순서로 가장 옳은 것은?
① ㉡→㉢→㉣→㉠
② ㉠→㉡→㉢→㉣
③ ㉠→㉣→㉡→㉢
④ ㉣→㉢→㉡→㉠

56. T형 플립플롭에서 입력 T=0일 때 다음 상태 Q(t+1)는? (단, 현재 상태는 Q(t)이다.)
① 1
④ Q(t)

57. 10진수 0.1875를 8진수로 변환한 결과는?
① 0.13
② 0.14
③ 0.15
④ 0.16

58. 논리식 를 가장 간략히 간소화 시킨 것은?
② B
③ AB
④ A+B

59. 디코더의 출력 선이 8개라면 입력 선은 몇 개 인가?
① 1
② 2
③ 3
④ 4

60. 다음 회로의 논리식은?
① AB(C+D)
② (A+B)CD
③ (A+B)(C+D)
④ ABCD

61. 시스템의 행동을 기술하기 위한 하드웨어 기술 언어에 속하는 것은?
① C-언어
② Verilo
③ Pascal
④ COBOL

62. 다음 집적회로의 제조 과정에서 가장 늦게 진행되는 작업은?
① 논리회로 설계
② 패키징
③ 레이아웃 설계
④ 마스크 제작

63. MOSFET에서 출력 논리 레벨이 완전히 복원되어 안정화되는 트랜지스터는?
① CMOS
② I-MOS
③ nMOS
④ pMOS

64. 실제의 IC 소자들이 가지고 있는 지연시간을 고려한 시뮬레이션 방법으로 여러 단이 종속적(cascade)으로 연결되었을 경우, 최종출력에서 발생하는 spike나 glitch 등을 방지하기 위한 방법은?
① 타이밍 시뮬레이션(Timing Simulation)
② 구조적시뮬레이션(Structural Simulation)
③ 계층적시뮬레이션Hierarchical Simulation)
④ 기능성시뮬레이션(Functionality Simulation)

65. VLSI 설계에서 강조되는 구조적 설계의 원칙으로 거리가 먼 것은?
① 정규성(Regularity)
② 모듈성(Modularity)
③ 국지성(Locality)
④ 반복성(Repeatability)

66. 플로우(flow) 플랜부터 라우팅까지 수동으로 진행하며 개발기간이 길어지는 대신 의도한 대로 레이아웃이 가능한 설계방식은?
① 반 주문형
② FPGA
③ 완전 주문형
④ 표준 셀

67. 다음 설명 중 Pseudo-nMOS 회로에 대한 설명으로 옳은 것은?
① nMOS 논리의 공핍모드 부하 nMOS를 pMOS로 대체하고 pMOS가 항상 ON상태가 되도록 pMOS의 게이트 입력을 항상 Vss에 연결한 회로
② nMOS 논리의 공핍모드 부하 nMOS를 pMOS로 대체하고 pMOS가 항상 OFF 상태가 되도록 pMOS의 게이트 입력을 Vss에 연결한 회로
③ pMOS 논리의 공핍모드 부하 pMOS를 nMOS로 대체하고 nMOS가 항상 ON 상태가 되도록 nMOS의 게이트 입력을 Vss에 연결한 회로
④ pMOS 논리의 공핍모드 부하 pMOS를 nMOS로 대체하고 nMOS가 항상 OFF 상태가 되도록 nMOS의 게이트 입력을 Vss에 연결한 회로

68. 모노리식(Monolithic) IC의 제조과정 중 제일 마지막에 수행하는 공정은?
① 에피택셜(Epitaxial) 성장
② 산화막(Oxide) 생성
③ 알루미늄 증착
④ 불순물 확산

69. 입력 정적 CMOS NAND 게이트에 대한 설명 중 틀린 것은?
① 2개의 PMOS와 2개의 NMOS로 구성된다.
② PMOS는 출력과 VDD 사이에 병렬로 연결된다.
③ NMOS는 출력과 GND 사이에 직렬로 연결된다.
④ 2개의 입력 단자들이 모두 안정된 상태에 있을 때 전류가 흐른다.

70. 다음 CMOS 회로에서 NOR 게이트는?

71. 게이트 어레이의 일종인 SoG(Sea of Gates) 설계방식의 특징으로 틀린 것은?
① 게이트 어레이와 같이 배선을 위한 배선 영역(채널)을 둔다.
② 게이트 어레이 방식보다 훨씬 더 많은 게이트를 집적시킬 수 있다.
③ 배선을 위한 메탈 레이어가 추가로 필요하기 때문에 공정비용이 늘어난다.
④ 게이트 어레이와 마찬가지로 NAND 또는 NOR 게이트만으로 구성되어 있다.

72. 일정한 이동도를 갖는 이상적인 MOSFET에서 아래와 같은 파라미터를 주었을 때 차단주파수는? (단, 채널길이 L=4um, 채널 폭 W=20um, 전자의 이동도 μn=4000cm/V·s, 문턱전압 vT=0.642, 게이트 전압 VGS=3V로 한다.)
① 6.69 GHz
② 9.38 GHz
③ 8.96 GHz
④ 2.37 GHz

73. CMOS 집적회로에 대한 설명 중 옳지 않은 것은?
① pMOS와 nMOS를 상보적으로 사용하여 회로를 구성한다.
② 정적인 전류를 최소화하여 저전력 특성을 갖는다.
③ BJT 집적회로에 비하여 고밀도 집적에 유리하다.
④ BJT 집적회로에 비하여 고속 동작에 유리하다.

74. SPICE로 CMOS 인버터의 입출력 전압 전달특성을 확인할 때 사용되는 해석 방법은?
① 잡음 해석
② AC 해석
③ 과도(transient) 해석
④ DC 해석

75. MOS 동적 논리회로를 정적논리와 비교한 설명으로 옳지 않은 것은?
① 용량성 부하에 저장되는 전하량을 이용하여 신호를 저장,유지하는 특성을 갖는다.
② 시스템의 타이밍 문제를 간소화할 수 있다.
③ MOS소자가 적게 소요된다.
④ 부하소자가 ON되었을 때만 전력을 소모하는 회로를 설계할 수 없으므로 전력소모가 낮다.

76. 게이트 어레이 설계기법의 일종으로 배선영역 없이 배선하는 기술은?
① SOG(Sea of Gate)
② PLD(Programmable Logic Device)
③ CPLD(Complexed Programmable Logic Device)
④ FPGA(Field Programmable Gate Array)

77. 다음 중 집적회로의 종류가 아닌 것은?
① 표준 집적회로
② 마이크로 집적회로
③ 주문형 집적회로
④ 자동 집적회로

78. 동일한 조건에서 MOS 트랜지스터의 채널 폭이 2배로 증가하고, 채널의 길이가반으로 감소하면 차단주파수(ft)의 변화는? (단, 포화영역으로 가정하고, 모든 기생 용량의 영향은 무시한다.)
① 2배로 증가
② 4배로 증가
③ 0.5배 감소
④ 0.25배 감소

79. CMOS 인버터의 동작 특성으로 틀린 것은?
① nMOS pull-down과 pMOS pull-up 트랜지스터로 구성되어 있다.
② 입력전압이 high 이면 pMOS 트랜지스터는 전도가 된다.
③ 입력전압이 high 이면 출력 레벨은 low가 된다.
④ 두 개의 FET에 대한 입력은 공통 게이트 단자에 의해 이루어진다.

80. 반도체 공정 과정 중 감광막에 대한 설명 으로 틀린 것은?
① 점착성의 폴리머(Polymer) 유기용액을 웨이퍼 기판 위에 넓게 발라 감광막을 형성시킨다.
② 양성 감광막은 빛이 쪼여진 부분이 용해된다.
③ 불순물의 양을 조절하여 적당한 농도 분포를 얻는 단계를 말한다.
④ 에칭과 산화물 에칭 세제, 이온주입에 대한 보호막 역할을 한다.

답 안 지

반도체설계산업기사 | 해당 번호에 동그라미 표시하세요
수험번호
성 명
번호 1 2 3 4 번호 1 2 3 4
1 1 2 3 4 41 1 2 3 4
2 1 2 3 4 42 1 2 3 4
3 1 2 3 4 43 1 2 3 4
4 1 2 3 4 44 1 2 3 4
5 1 2 3 4 45 1 2 3 4
6 1 2 3 4 46 1 2 3 4
7 1 2 3 4 47 1 2 3 4
8 1 2 3 4 48 1 2 3 4
9 1 2 3 4 49 1 2 3 4
10 1 2 3 4 50 1 2 3 4
11 1 2 3 4 51 1 2 3 4
12 1 2 3 4 52 1 2 3 4
13 1 2 3 4 53 1 2 3 4
14 1 2 3 4 54 1 2 3 4
15 1 2 3 4 55 1 2 3 4
16 1 2 3 4 56 1 2 3 4
17 1 2 3 4 57 1 2 3 4
18 1 2 3 4 58 1 2 3 4
19 1 2 3 4 59 1 2 3 4
20 1 2 3 4 60 1 2 3 4
21 1 2 3 4 61 1 2 3 4
22 1 2 3 4 62 1 2 3 4
23 1 2 3 4 63 1 2 3 4
24 1 2 3 4 64 1 2 3 4
25 1 2 3 4 65 1 2 3 4
26 1 2 3 4 66 1 2 3 4
27 1 2 3 4 67 1 2 3 4
28 1 2 3 4 68 1 2 3 4
29 1 2 3 4 69 1 2 3 4
30 1 2 3 4 70 1 2 3 4
31 1 2 3 4 71 1 2 3 4
32 1 2 3 4 72 1 2 3 4
33 1 2 3 4 73 1 2 3 4
34 1 2 3 4 74 1 2 3 4
35 1 2 3 4 75 1 2 3 4
36 1 2 3 4 76 1 2 3 4
37 1 2 3 4 77 1 2 3 4
38 1 2 3 4 78 1 2 3 4
39 1 2 3 4 79 1 2 3 4
40 1 2 3 4 80 1 2 3 4

정 답 표

반도체설계산업기사 | 2018년

1 2 3 4 5 6 7 8 9 10
3 3 4 1 4 2 2 3 4 2
11 12 13 14 15 16 17 18 19 20
2 4 4 1 2 2 3 1 1 1
21 22 23 24 25 26 27 28 29 30
3 1 4 4 2 4 3 4 1 3
31 32 33 34 35 36 37 38 39 40
3 3 1 3 3 1 2 4 3 2
41 42 43 44 45 46 47 48 49 50
3 1 3 1 3 3 2 3 1 4
51 52 53 54 55 56 57 58 59 60
3 3 4 3 2 4 2 3 3 1
61 62 63 64 65 66 67 68 69 70
2 2 1 1 4 3 1 3 4 2
71 72 73 74 75 76 77 78 79 80
1 2 4 4 4 1 4 2 2 3