문제 상세보기
문제 정보

문제 ID: 218902

카테고리: 반도체설계산업기사

강의: 미분류

키워드: 없음

문제
P형 기판을 갖는 MOS 용량 구조에서 게이트 금속 극판의 전압 VGS가 기판 전압 VBS 보다 큰 경우 VGS가 증가함에 따라 전계가 증가함으로써 실리콘 경계면에 전자가 모여 형성된 층은?
정답을 선택하세요
1 축적층(accumulation layer)
2 공핍층(depletion layer)
3 반전층(inversion layer)
4 차단층(cut-off layer)
단일 문제
정답
3번 : 반전층(inversion layer)
해설

이 문제의 정답은 3번입니다. 반도체설계산업기사 영역에서 자주 출제되는 유형으로, 각 보기를 비교하며 핵심 개념을 정리해 두면 유사 문제에 충분히 대비할 수 있습니다. 상세 해설은 순차적으로 보강하고 있습니다.

문제 정보

문제 ID: 218902

카테고리: 반도체설계산업기사

강의: 미분류

키워드: 없음

관련 문제

같은 카테고리의 다른 문제들을 확인해보세요.

카테고리 보기