문제 상세보기
문제 정보
문제 ID: 219201
카테고리: 반도체설계산업기사
강의: 미분류
키워드: 없음
문제
MOS 구조의 전계효과 중 게이트 전압 VG가 크게 증가하면 전계의 증가에 의해 산화층과 실리콘의 경계면에 소수 캐리어인 전자가 모이는 현상은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)
정답을 선택하세요
단일 문제
정답
1번
: 반전 모드(Inversion mode)
해설
이 문제의 정답은 1번입니다. 반도체설계산업기사 영역에서 자주 출제되는 유형으로, 각 보기를 비교하며 핵심 개념을 정리해 두면 유사 문제에 충분히 대비할 수 있습니다. 상세 해설은 순차적으로 보강하고 있습니다.
문제 정보
문제 ID: 219201
카테고리: 반도체설계산업기사
강의: 미분류
키워드: 없음
관련 문제
같은 카테고리의 다른 문제들을 확인해보세요.
- CMOS 디저털 집적회로의 동적 전력소모에 대한 …
- CMOS domino 로직회로를 사용할 때의 특성에 해…
- MOS 구조의 전계효과 중 게이트 전압 VG가 크게…
- 집적회로 구현을 위한 웨이퍼 제조 공정에 해당…
- 다음 사진 식각 공정을 이용한 산화막 식각 공…
- 베이스 폭이 3×10-3[cm] 일 때 펀치-슬로 전압V…
- 다음 중 VLSI 제작 과정이 옳은 것은?
- 다음 모노리틱(Monolithic) IC의 제조과정 중 …
- 2개 변수와 그 기능이 바르게 연결되지 않은 것…
- 다음 중 CMOS NAND 게이트의 구조에 대한 설명…