문제 상세보기
문제 정보

문제 ID: 219283

카테고리: 반도체설계산업기사

강의: 미분류

키워드: 없음

문제
CMOS 제조 과정에서는 nMOS와 pMDS 트랜지스터를 만들 때 생기는 n 층과 p 층간의 결함(n-p-n-p 또는 p-n-p-n)에 의해 기성 트랜지스터가 구성되는데, 이 기생 트랜지스터가 결합되어 Vds와 Vss사이에 전류 통로가 형성되는 현상을 무엇이라고 하는가?
정답을 선택하세요
1 단락(Short)
2 래치업(Latch-up)
3 상호연결 기생요소
4 ESD(Efectroslatic Dischange)
단일 문제
정답
2번 : 래치업(Latch-up)
해설

이 문제의 정답은 2번입니다. 반도체설계산업기사 영역에서 자주 출제되는 유형으로, 각 보기를 비교하며 핵심 개념을 정리해 두면 유사 문제에 충분히 대비할 수 있습니다. 상세 해설은 순차적으로 보강하고 있습니다.

문제 정보

문제 ID: 219283

카테고리: 반도체설계산업기사

강의: 미분류

키워드: 없음

관련 문제

같은 카테고리의 다른 문제들을 확인해보세요.

카테고리 보기